ChipFind - Datasheet

Part Number MC14053B

Download:  PDF   ZIP
MOTOROLA CMOS LOGIC DATA
1
MC14051B MC14052B MC14053B
Analog
Multiplexers/Demultiplexers
The MC14051B, MC14052B, and MC14053B analog multiplexers are
digitally╜controlled analog switches. The MC14051B effectively implements
an SP8T solid state switch, the MC14052B a DP4T, and the MC14053B a
Triple SPDT. All three devices feature low ON impedance and very low OFF
leakage current. Control of analog signals up to the complete supply voltage
range can be achieved.
Triple Diode Protection on Control Inputs
Switch Function is Break Before Make
Supply Voltage Range = 3.0 Vdc to 18 Vdc
Analog Voltage Range (VDD ╜ VEE) = 3.0 to 18 V
Note: VEE must be
v
VSS
Linearized Transfer Characteristics
Low╜noise ╜ 12 nV/
Cycle, f
1.0 kHz Typical
Pin╜for╜Pin Replacement for CD4051, CD4052, and CD4053
For 4PDT Switch, See MC14551B
For Lower RON, Use the HC4051, HC4052, or HC4053 High╜Speed
CMOS Devices
ннннннннннннннннннннн
ннннннннннннннннннннн
ннннннннннннннннннннн
ннннннннннннннннннннн
MAXIMUM RATINGS*
нннн
нннн
нннн
нннн
Symbol
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
Parameter
нннннн
нннннн
нннннн
нннннн
Value
ннн
ннн
ннн
ннн
Unit
нннн
нннн
нннн
нннн
VDD
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
DC Supply Voltage (Referenced to VEE,
VSS
VEE)
нннннн
нннннн
нннннн
нннннн
╜ 0.5 to + 18.0
ннн
ннн
ннн
ннн
V
нннн
нннн
нннн
нннн
нннн
Vin, Vout
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
Input or Output Voltage (DC or Transient)
(Referenced to VSS for Control Inputs and
VEE for Switch I/O)
нннннн
нннннн
нннннн
нннннн
нннннн
╜ 0.5 to VDD + 0.5
ннн
ннн
ннн
ннн
ннн
V
нннн
нннн
нннн
нннн
нннн
Iin
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
Input Current (DC or Transient),
per Control Pin
нннннн
нннннн
нннннн
нннннн
нннннн
10
ннн
ннн
ннн
ннн
ннн
mA
нннн
нннн
нннн
нннн
Isw
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
Switch Through Current
нннннн
нннннн
нннннн
нннннн
25
ннн
ннн
ннн
ннн
mA
нннн
нннн
нннн
нннн
PD
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
Power Dissipation. per Package
нннннн
нннннн
нннннн
нннннн
500
ннн
ннн
ннн
ннн
mW
нннн
нннн
нннн
Tstg
ннннннннннн
ннннннннннн
ннннннннннн
Storage Temperature
нннннн
нннннн
нннннн
╜ 65 to + 150
ннн
ннн
ннн
_
C
нннн
нннн
нннн
нннн
TL
ннннннннннн
ннннннннннн
ннннннннннн
ннннннннннн
Lead Temperature (8╜Second Soldering)
нннннн
нннннн
нннннн
нннннн
260
ннн
ннн
ннн
ннн
_
C
* Maximum Ratings are those values beyond which damage to the device may occur.
Temperature Derating:"P and D/DW" Packages: ╜ 7.0 mW/
_
C From 65
_
C To 125
_
C
Ceramic "L" Packages: ╜ 12 mW/
_
C From 100
_
C To 125
_
C
MC14051B
8╜Channel Analog
Multiplexer/Demultiplexer
MC14052B
Dual 4╜Channel Analog
Multiplexer/Demultiplexer
MC14053B
Triple 2╜Channel Analog
Multiplexer/Demultiplexer
VDD = PIN 16
VSS = PIN 8
VEE = PIN 7
Note: Control Inputs referenced to VSS, Analog Inputs and Outputs reference to VEE. VEE must be
VSS.
INHIBIT
A
B
C
X0
X1
X2
X3
X4
X5
X6
X7
X
4
2
5
1
12
15
14
13
9
10
11
6
CONTROLS
SWITCHES
IN/OUT
COMMON
OUT/IN
3
4
2
5
1
11
15
14
12
9
10
6
CONTROLS
SWITCHES
IN/OUT
13
3
COMMONS
OUT/IN
X
Y
VDD = PIN 16
VSS = PIN 8
VEE = PIN 7
3
5
1
2
13
12
9
10
11
6
CONTROLS
SWITCHES
IN/OUT
14
15
4
X
Y
Z
COMMONS
OUT/IN
VDD = PIN 16
VSS = PIN 8
VEE = PIN 7
INHIBIT
A
B
X0
X1
X2
X3
Y0
Y1
Y2
Y3
INHIBIT
A
B
C
X0
Y0
Y1
Z0
Z1
X1
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
Motorola, Inc. 1995
REV 3
1/94
MC14051B
MC14052B
MC14053B
L SUFFIX
CERAMIC
CASE 620
ORDERING INFORMATION
MC14XXXBCP
Plastic
MC14XXXBCL
Ceramic
MC14XXXBD
SOIC
TA = ╜ 55
to 125
C for all packages.
P SUFFIX
PLASTIC
CASE 648
D SUFFIX
SOIC
CASE 751B
MOTOROLA CMOS LOGIC DATA
MC14051B MC14052B MC14053B
2
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
ELECTRICAL CHARACTERISTICS
нннннннн
нннннннн
нннннннн
нннннннн
Characteristic
нннн
нннн
нннн
нннн
Symbol
нн
нн
нн
нн
VDD
ннннннн
ннннннн
ннннннн
ннннннн
Test Conditions
ннннн
ннннн
ннннн
ннннн
╜ 55
_
C
нннннннн
нннннннн
нннннннн
нннннннн
25
_
C
нннн
нннн
нннн
нннн
125
_
C
ннн
ннн
ннн
ннн
Unit
нннннннн
нннннннн
нннннннн
нннннннн
Characteristic
нннн
нннн
нннн
нннн
Symbol
нн
нн
нн
нн
VDD
ннннннн
ннннннн
ннннннн
ннннннн
Test Conditions
ннн
ннн
ннн
ннн
Min
ннн
ннн
ннн
ннн
Max
ннн
ннн
ннн
ннн
Min
нннн
нннн
нннн
нннн
Typ #
ннн
ннн
ннн
ннн
Max
ннн
ннн
ннн
ннн
Min
нн
нн
нн
нн
Max
ннн
ннн
ннн
ннн
Unit
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
SUPPLY REQUIREMENTS (Voltages Referenced to VEE)
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Power Supply Voltage
Range
нннн
нннн
нннн
нннн
нннн
VDD
нн
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
VDD ╜ 3.0
VSS
VEE
ннн
ннн
ннн
ннн
ннн
3.0
ннн
ннн
ннн
ннн
ннн
18
ннн
ннн
ннн
ннн
ннн
3.0
нннн
нннн
нннн
нннн
нннн
--
ннн
ннн
ннн
ннн
ннн
18
ннн
ннн
ннн
ннн
ннн
3.0
нн
нн
нн
нн
нн
18
ннн
ннн
ннн
ннн
ннн
V
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Quiescent Current Per
Package
нннн
нннн
нннн
нннн
нннн
нннн
IDD
нн
нн
нн
нн
нн
нн
5.0
10
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Control Inputs:
Vin = VSS or VDD,
Switch I/O: VEE
v
VI/O
v
VDD, and
Vswitch
v
500 mV**
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
5.0
10
20
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нннн
нннн
нннн
нннн
нннн
нннн
0.005
0.010
0.015
ннн
ннн
ннн
ннн
ннн
ннн
5.0
10
20
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нн
нн
нн
нн
нн
нн
150
300
600
ннн
ннн
ннн
ннн
ннн
ннн
A
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Total Supply Current
(Dynamic Plus
Quiescent, Per Package
нннн
нннн
нннн
нннн
нннн
нннн
ID(AV)
нн
нн
нн
нн
нн
нн
5.0
10
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
TA = 25
_
C only (The
channel component,
(Vin ╜ Vout)/Ron, is
not included.)
ннннннннннннннн
ннннннннннннннн
ннннннннннннннн
ннннннннннннннн
ннннннннннннннн
ннннннннннннннн
(0.07
A/kHz) f + IDD
Typical
(0.20
A/kHz) f + IDD
(0.36
A/kHz) f + IDD
ннн
ннн
ннн
ннн
ннн
ннн
A
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
CONTROL INPUTS -- INHIBIT, A, B, C (Voltages Referenced to VSS)
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Low╜Level Input Voltage
нннн
нннн
нннн
нннн
нннн
VIL
нн
нн
нн
нн
нн
5.0
10
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Ron = per spec,
Ioff = per spec
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
1.5
3.0
4.0
ннн
ннн
ннн
ннн
ннн
--
--
--
нннн
нннн
нннн
нннн
нннн
2.25
4.50
6.75
ннн
ннн
ннн
ннн
ннн
1.5
3.0
4.0
ннн
ннн
ннн
ннн
ннн
--
--
--
нн
нн
нн
нн
нн
1.5
3.0
4.0
ннн
ннн
ннн
ннн
ннн
V
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
High╜Level Input Voltage
нннн
нннн
нннн
нннн
нннн
нннн
VIH
нн
нн
нн
нн
нн
нн
5.0
10
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Ron = per spec,
Ioff = per spec
ннн
ннн
ннн
ннн
ннн
ннн
3.5
7.0
11
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
3.5
7.0
11
нннн
нннн
нннн
нннн
нннн
нннн
2.75
5.50
8.25
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
3.5
7.0
11
нн
нн
нн
нн
нн
нн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
V
нннннннн
нннннннн
нннннннн
нннннннн
Input Leakage Current
нннн
нннн
нннн
нннн
Iin
нн
нн
нн
нн
15
ннннннн
ннннннн
ннннннн
ннннннн
Vin = 0 or VDD
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
0.1
ннн
ннн
ннн
ннн
--
нннн
нннн
нннн
нннн
0.00001
ннн
ннн
ннн
ннн
0.1
ннн
ннн
ннн
ннн
--
нн
нн
нн
нн
1.0
ннн
ннн
ннн
ннн
A
нннннннн
нннннннн
нннннннн
нннннннн
Input Capacitance
нннн
нннн
нннн
нннн
Cin
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
нннн
нннн
нннн
нннн
5.0
ннн
ннн
ннн
ннн
7.5
ннн
ннн
ннн
ннн
--
нн
нн
нн
нн
--
ннн
ннн
ннн
ннн
pF
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
SWITCHES IN/OUT AND COMMONS OUT/IN -- X, Y, Z (Voltages Referenced to VEE)
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Recommended
Peak╜to╜Peak Voltage
Into or Out of the Switch
нннн
нннн
нннн
нннн
нннн
VI/O
нн
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Channel On or Off
ннн
ннн
ннн
ннн
ннн
0
ннн
ннн
ннн
ннн
ннн
VDD
ннн
ннн
ннн
ннн
ннн
0
нннн
нннн
нннн
нннн
нннн
--
ннн
ннн
ннн
ннн
ннн
VDD
ннн
ннн
ннн
ннн
ннн
0
нн
нн
нн
нн
нн
VDD
ннн
ннн
ннн
ннн
ннн
VPP
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Recommended Static or
Dynamic Voltage Across
the Switch** (Figure 5)
нннн
нннн
нннн
нннн
нннн
Vswitch
нн
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Channel On
ннн
ннн
ннн
ннн
ннн
0
ннн
ннн
ннн
ннн
ннн
600
ннн
ннн
ннн
ннн
ннн
0
нннн
нннн
нннн
нннн
нннн
--
ннн
ннн
ннн
ннн
ннн
600
ннн
ннн
ннн
ннн
ннн
0
нн
нн
нн
нн
нн
300
ннн
ннн
ннн
ннн
ннн
mV
нннннннн
нннннннн
нннннннн
нннннннн
Output Offset Voltage
нннн
нннн
нннн
нннн
VOO
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
Vin = 0 V, No Load
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
нннн
нннн
нннн
нннн
10
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
нн
нн
нн
нн
--
ннн
ннн
ннн
ннн
V
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
ON Resistance
нннн
нннн
нннн
нннн
нннн
нннн
Ron
нн
нн
нн
нн
нн
нн
5.0
10
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Vswitch
v
500 mV**,
Vin = VIL or VIH
(Control), and Vin =
0 to VDD (Switch)
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
800
400
220
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нннн
нннн
нннн
нннн
нннн
нннн
250
120
80
ннн
ннн
ннн
ннн
ннн
ннн
1050
500
280
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нн
нн
нн
нн
нн
нн
1200
520
300
ннн
ннн
ннн
ннн
ннн
ннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
ON Resistance Between
Any Two Channels in the
Same Package
нннн
нннн
нннн
нннн
нннн
нннн
Ron
нн
нн
нн
нн
нн
нн
5.0
10
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
70
50
45
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нннн
нннн
нннн
нннн
нннн
нннн
25
10
10
ннн
ннн
ннн
ннн
ннн
ннн
70
50
45
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нн
нн
нн
нн
нн
нн
135
95
65
ннн
ннн
ннн
ннн
ннн
ннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Off╜Channel Leakage
Current (Figure 10)
нннн
нннн
нннн
нннн
нннн
Ioff
нн
нн
нн
нн
нн
15
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Vin = VIL or VIH
(Control) Channel to
Channel or Any One
Channel
ннн
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
ннн
100
ннн
ннн
ннн
ннн
ннн
--
нннн
нннн
нннн
нннн
нннн
0.05
ннн
ннн
ннн
ннн
ннн
100
ннн
ннн
ннн
ннн
ннн
--
нн
нн
нн
нн
нн
1000
ннн
ннн
ннн
ннн
ннн
nA
нннннннн
нннннннн
нннннннн
нннннннн
Capacitance, Switch I/O
нннн
нннн
нннн
нннн
CI/O
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
Inhibit = VDD
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
нннн
нннн
нннн
нннн
10
ннн
ннн
ннн
ннн
--
ннн
ннн
ннн
ннн
--
нн
нн
нн
нн
--
ннн
ннн
ннн
ннн
pF
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Capacitance, Common O/I
нннн
нннн
нннн
нннн
нннн
нннн
CO/I
нн
нн
нн
нн
нн
нн
--
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Inhibit = VDD
(MC14051B)
(MC14052B)
(MC14053B)
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нннн
нннн
нннн
нннн
нннн
нннн
60
32
17
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
--
--
--
нн
нн
нн
нн
нн
нн
--
--
--
ннн
ннн
ннн
ннн
ннн
ннн
pF
нннннннн
нннннннн
нннннннн
нннннннн
нннннннн
Capacitance, Feedthrough
(Channel Off)
нннн
нннн
нннн
нннн
нннн
CI/O
нн
нн
нн
нн
нн
--
--
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Pins Not Adjacent
Pins Adjacent
ннн
ннн
ннн
ннн
ннн
--
--
ннн
ннн
ннн
ннн
ннн
--
--
ннн
ннн
ннн
ннн
ннн
--
--
нннн
нннн
нннн
нннн
нннн
0.15
0.47
ннн
ннн
ннн
ннн
ннн
--
--
ннн
ннн
ннн
ннн
ннн
--
--
нн
нн
нн
нн
нн
--
--
ннн
ннн
ннн
ннн
ннн
pF
#Data labeled "Typ" is not to be used for design purposes, but is intended as an indication of the IC's potential performance.
* For voltage drops across the switch (
Vswitch) > 600 mV ( > 300 mV at high temperature), excessive VDD current may be drawn, i.e. the
current out of the switch may contain both VDD and switch input components. The reliability of the device will be unaffected unless the Maximum
Ratings are exceeded. (See first page of this data sheet.)
MOTOROLA CMOS LOGIC DATA
3
MC14051B MC14052B MC14053B
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
нннннннннннннннннннннннннннннннннн
ELECTRICAL CHARACTERISTICS*
(CL = 50 pF, TA = 25
_
C) (VEE
v
VSS unless otherwise indicated)
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Characteristic
ннннн
ннннн
ннннн
ннннн
ннннн
Symbol
ннннн
ннннн
ннннн
ннннн
ннннн
VDD ╜ VEE
Vdc
ннннн
ннннн
ннннн
ннннн
ннннн
Typ #
All Types
ннннн
ннннн
ннннн
ннннн
ннннн
Max
ннн
ннн
ннн
ннн
ннн
Unit
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Propagation Delay Times (Figure 6)
Switch Input to Switch Output (RL = 10 k
)
MC14051
tPLH, tPHL = (0.17 ns/pF) CL + 26.5 ns
tPLH, tPHL = (0.08 ns/pF) CL + 11 ns
tPLH, tPHL = (0.06 ns/pF) CL + 9.0 ns
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
tPLH, tPHL
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
35
15
12
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
90
40
30
ннн
ннн
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
MC14052
tPLH, tPHL = (0.17 ns/pF) CL + 21.5 ns
tPLH, tPHL = (0.08 ns/pF) CL + 8.0 ns
tPLH, tPHL = (0.06 ns/pF) CL + 7.0 ns
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
30
12
10
ннннн
ннннн
ннннн
ннннн
ннннн
75
30
25
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
MC14053
tPLH, tPHL = (0.17 ns/pF) CL + 16.5 ns
tPLH, tPHL = (0.08 ns/pF) CL + 4.0 ns
tPLH, tPHL = (0.06 ns/pF) CL + 3.0 ns
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
25
8.0
6.0
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
65
20
15
ннн
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Inhibit to Output (RL = 10 k
, VEE = VSS)
Output "1" or "0" to High Impedance, or
High Impedance to "1" or "0" Level
MC14051B
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
tPHZ, tPLZ,
tPZH, tPZL
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
350
170
140
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
700
340
280
ннн
ннн
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
MC14052B
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
300
155
125
ннннн
ннннн
ннннн
ннннн
ннннн
600
310
250
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
MC14053B
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
275
140
110
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
550
280
220
ннн
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Control Input to Output (RL = 10 k
, VEE = VSS)
MC14051B
ннннн
ннннн
ннннн
ннннн
ннннн
tPLH, tPHL
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
360
160
120
ннннн
ннннн
ннннн
ннннн
ннннн
720
320
240
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
MC14052B
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
325
130
90
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
650
260
180
ннн
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
MC14053B
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
5.0
10
15
ннннн
ннннн
ннннн
ннннн
ннннн
300
120
80
ннннн
ннннн
ннннн
ннннн
ннннн
600
240
160
ннн
ннн
ннн
ннн
ннн
ns
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Second Harmonic Distortion
(RL = 10K
, f = 1 kHz) Vin = 5 VPP
ннннн
ннннн
ннннн
ннннн
--
ннннн
ннннн
ннннн
ннннн
10
ннннн
ннннн
ннннн
ннннн
0.07
ннннн
ннннн
ннннн
ннннн
--
ннн
ннн
ннн
ннн
%
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Bandwidth (Figure 7)
(RL = 1 k
, Vin = 1/2 (VDD╜VEE) p╜p, CL = 50pF
20 Log (Vout/Vin) = ╜ 3 dB)
ннннн
ннннн
ннннн
ннннн
ннннн
BW
ннннн
ннннн
ннннн
ннннн
ннннн
10
ннннн
ннннн
ннннн
ннннн
ннннн
17
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннн
ннн
ннн
ннн
ннн
MHz
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Off Channel Feedthrough Attenuation (Figure 7)
RL = 1K
, Vin = 1/2 (VDD ╜ VEE) p╜p
fin = 4.5 MHz -- MC14051B
fin = 30 MHz -- MC14052B
fin = 55 MHz -- MC14053B
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
10
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
╜ 50
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннн
ннн
ннн
ннн
ннн
ннн
ннн
dB
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Channel Separation (Figure 8)
(RL = 1 k
, Vin = 1/2 (VDD╜VEE) p╜p,
fin = 3.0 MHz
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннннн
ннннн
ннннн
ннннн
ннннн
10
ннннн
ннннн
ннннн
ннннн
ннннн
╜ 50
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннн
ннн
ннн
ннн
ннн
dB
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
нннннннннннннннн
Crosstalk, Control Input to Common O/I (Figure 9)
(R1 = 1 k
, RL = 10 k
Control tTLH = tTHL = 20 ns, Inhibit = VSS)
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннннн
ннннн
ннннн
ннннн
ннннн
10
ннннн
ннннн
ннннн
ннннн
ннннн
75
ннннн
ннннн
ннннн
ннннн
ннннн
--
ннн
ннн
ннн
ннн
ннн
mV
* The formulas given are for the typical characteristics only at 25
_
C.
#Data labelled "Typ" is not lo be used for design purposes but In intended as an indication of the IC's potential performance.
This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However,
precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance
circuit. For proper operation, Vin and Vout should be constrained to the range VSS
(Vin or Vout)
VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS, VEE, or VDD). Unused outputs
must be left open.
MOTOROLA CMOS LOGIC DATA
MC14051B MC14052B MC14053B
4
Figure 1. Switch Circuit Schematic
IN/OUT
LEVEL
CONVERTED
CONTROL
VDD
VEE
VDD
VDD
VDD
OUT/IN
VEE
IN/OUT
OUT/IN
CONTROL
TRUTH TABLE
Control Inputs
ON Switches
Inhibit
Select
ON Switches
Inhibit
C*
B
A
MC14051B
MC14052B
MC14053B
0
0
0
0
X0
Y0
X0
Z0
Y0
X0
0
0
0
1
X1
Y1
X1
Z0
Y0
X1
0
0
1
0
X2
Y2
X2
Z0
Y1
X0
0
0
1
1
X3
Y3
X3
Z0
Y1
X1
0
1
0
0
X4
Z1
Y0
X0
0
1
0
1
X5
Z1
Y0
X1
0
1
1
0
X6
Z1
Y1
X0
0
1
1
1
X7
Z1
Y1
X1
1
x
x
x
None
None
None
* Not applicable for MC14052
x = Don't Care
Figure 3. MC14052B Functional Diagram
Figure 4. MC14053B Functional Diagram
16
VDD
8
VSS 7
VEE
13 X
3 Y
BINARY TO 1╜OF╜4
DECODER WITH
INHIBIT
LEVEL
CONVERTER
INH 6
A 10
B 9
X0 12
X1 14
X2 15
X3 11
Y0 1
Y1 5
Y2 2
Y3 4
BINARY TO 1╜OF╜2
DECODER WITH
INHIBIT
LEVEL
CONVERTER
16
VDD
8
VSS 7
VEE
14 X
15 Y
4 Z
INH 6
A 11
B 10
C 9
X0 12
X1 13
Y0 2
Y1 1
Z0 5
Z1 3
Figure 2. MC14051B Functional Diagram
INH 6
A 11
B 10
C 9
X0 13
X1 14
X2 15
X3 12
X4 1
X5 5
X6 2
X7 4
8
VSS 7
VEE
16
VDD
3 X
BINARY TO 1╜OF╜8
DECODER WITH
INHIBIT
LEVEL
CONVERTER
MOTOROLA CMOS LOGIC DATA
5
MC14051B MC14052B MC14053B
TEST CIRCUITS
Figure 5.
V Across Switch
Figure 6. Propagation Delay Times,
Control and Inhibit to Output
Figure 7. Bandwidth and Off╜Channel
Feedthrough Attenuation
Figure 8. Channel Separation
(Adjacent Channels Used For Setup)
Figure 9. Crosstalk, Control Input to
Common O/I
Figure 10. Off Channel Leakage
CONTROL
SECTION
OF IC
SOURCE
V
ON SWITCH
PULSE
GENERATOR
INH
A
B
C
RL
CL
Vout
VDD VEE VEE VDD
INH
A
B
C
VSS
Vin
RL
CL = 50 pF
Vout
VDD ╜ VEE
2
INH
A
B
C
OFF
ON
RL
RL
CL = 50 pF
Vout
Vin
VDD ╜ VEE
2
INH
A
B
C
R1
RL
CL = 50 pF
Vout
CONTROL
SECTION
OF IC
OFF CHANNEL UNDER TEST
OTHER
CHANNEL(S)
COMMON
VDD
VEE
VEE
VDD
VEE
VDD
NOTE: See also Figures 7 and 8 on Page 6╜51.
A, B, and C inputs used to turn ON or OFF
the switch under test.
LOAD
MOTOROLA CMOS LOGIC DATA
MC14051B MC14052B MC14053B
6
Figure 11. Channel Resistance (RON) Test Circuit
VDD
VEE = VSS
10 k
VDD
KEITHLEY 160
DIGITAL
MULTIMETER
1 k
RANGE
X╜Y
PLOTTER
TYPICAL RESISTANCE CHARACTERISTICS
Figure 12. VDD = 7.5 V, VEE = ╜ 7.5 V
Figure 13. VDD = 5.0 V, VEE = ╜ 5.0 V
R
ON
, "ON" RESIST
ANCE (OHMS)
350
300
250
200
150
100
0
50
╜ 8.0
╜ 10
╜ 6.0 ╜ 4.0 ╜ 2.0
0
0.2
4.0
6.0
8.0
10
Vin, INPUT VOLTAGE (VOLTS)
TA = 125
C
25
C
╜ 55
C
R
ON
, "ON" RESIST
ANCE (OHMS)
350
300
250
200
150
100
0
50
╜ 8.0
╜ 10
╜ 6.0 ╜ 4.0 ╜ 2.0
0
0.2
4.0
6.0
8.0
10
Vin, INPUT VOLTAGE (VOLTS)
TA = 125
C
25
C
╜ 55
C
Figure 14. VDD = 2.5 V, VEE = ╜ 2.5 V
R
ON
, "ON" RESIST
ANCE (OHMS)
700
600
500
400
300
200
0
100
╜ 8.0
╜ 10
╜ 6.0 ╜ 4.0 ╜ 2.0
0
0.2
4.0
6.0
8.0
10
Vin, INPUT VOLTAGE (VOLTS)
TA = 125
C
25
C
╜ 55
C
Figure 15. Comparison at 25
C, VDD = ╜VEE
R
ON
, "ON" RESIST
ANCE (OHMS)
350
300
250
200
150
100
0
50
╜ 8.0
╜ 10
╜ 6.0 ╜ 4.0 ╜ 2.0
0
0.2
4.0
6.0
8.0
10
Vin, INPUT VOLTAGE (VOLTS)
TA = 25
C
VDD = 2.5 V
5.0 V
7.5 V
PIN ASSIGMENT
MC14051B
MC14052B
MC14053B
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
X3
X0
X1
X2
VDD
C
B
A
X7
X
X6
X4
VSS
VEE
INH
X5
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
X0
X
X1
X2
VDD
B
A
X3
Y3
Y
Y2
Y0
VSS
VEE
INH
Y1
13
14
15
16
9
10
11
12
5
4
3
2
1
8
7
6
X0
X1
X
Y
VDD
C
B
A
Z
Z1
Y0
Y1
VSS
VEE
INH
Z0
MOTOROLA CMOS LOGIC DATA
7
MC14051B MC14052B MC14053B
APPLICATIONS INFORMATION
Figure A illustrates use of the on╜chip level converter de-
tailed in Figures 2, 3, and 4. The 0╜to╜5 V Digital Control sig-
nal is used to directly control a 9 Vp╜p analog signal.
The digital control logic levels are determined by VDD and
VSS. The VDD voltage is the logic high voltage; the VSS volt-
age is logic low. For the example, VDD = + 5 V = logic high at
the control inputs; VSS = GND = 0 V = logic low.
The maximum analog signal level is determined by VDD
and VEE. The VDD voltage determines the maximum recom-
mended peak above VSS. The VEE voltage determines the
maximum swing below VSS. For the example, VDD ╜ VSS =
5 V maximum swing above VSS; VSS ╜ VEE = 5 V maximum
swing below VSS. The example shows a
4.5 V signal which
allows a 1/2 volt margin at each peak. If voltage transients
above VDD and/or below VEE are anticipated on the analog
channels, external diodes (Dx) are recommended as shown
in Figure B. These diodes should be small signal types able
to absorb the maximum anticipated current surges during
clipping.
The
absolute maximum potential difference between VDD
and VEE is 18.0 V. Most parameters are specified up to 15 V
which is the
recommended maximum difference between
VDD and VEE.
Balanced supplies are not required. However, VSS must
be greater than or equal to VEE. For example, VDD = + 10 V,
VSS = + 5 V, and VEE ╜ 3 V is acceptable. See the Table
below.
Figure A. Application Example
+ 5 V
╜ 5 V
VDD
VSS
VEE
9 Vp╜p
ANALOG SIGNAL
0╜TO╜5 V DIGITAL
CONTROL SIGNALS
SWITCH
I/O
INHIBIT,
A, B, C
COMMON
O/I
9 Vp╜p
ANALOG SIGNAL
+ 4.5 V
╜ 4.5 V
GND
+ 5 V
EXTERNAL
CMOS
DIGITAL
CIRCUITRY
MC14051B
MC14052B
MC14053B
Figure B. External Germanium or Schottky Clipping Diodes
VDD
VDD
VEE
VEE
DX
DX
DX
DX
ANALOG
I/O
COMMON
O/I
ннннннннннннннннннннннннн
ннннннннннннннннннннннннн
ннннннннннннннннннннннннн
ннннннннннннннннннннннннн
POSSIBLE SUPPLY CONNECTIONS
нннн
нннн
нннн
нннн
нннн
VDD
In Volts
нннн
нннн
нннн
нннн
нннн
VSS
In Volts
нннн
нннн
нннн
нннн
нннн
VEE
In Volts
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
Control Inputs
Logic High/Logic Low
In Volts
нннннннннн
нннннннннн
нннннннннн
нннннннннн
нннннннннн
Maximum Analog Signal Range
In Volts
нннн
нннн
нннн
нннн
+ 8
нннн
нннн
нннн
нннн
0
нннн
нннн
нннн
нннн
╜ 8
ннннннн
ннннннн
ннннннн
ннннннн
+ 8/0
нннннннннн
нннннннннн
нннннннннн
нннннннннн
+ 8 to ╜ 8 = 16 Vp╜p
нннн
нннн
нннн
нннн
+ 5
нннн
нннн
нннн
нннн
0
нннн
нннн
нннн
нннн
╜ 12
ннннннн
ннннннн
ннннннн
ннннннн
+ 5/0
нннннннннн
нннннннннн
нннннннннн
нннннннннн
+ 5 to ╜ 12 = 17 Vp╜p
нннн
нннн
нннн
нннн
+ 5
нннн
нннн
нннн
нннн
0
нннн
нннн
нннн
нннн
0
ннннннн
ннннннн
ннннннн
ннннннн
+ 5/0
нннннннннн
нннннннннн
нннннннннн
нннннннннн
+ 5 to 0 = 5 Vp╜p
нннн
нннн
нннн
нннн
нннн
+ 5
нннн
нннн
нннн
нннн
нннн
0
нннн
нннн
нннн
нннн
нннн
╜ 5
ннннннн
ннннннн
ннннннн
ннннннн
ннннннн
+ 5/0
нннннннннн
нннннннннн
нннннннннн
нннннннннн
нннннннннн
+ 5 to ╜ 5 = 10 Vp╜p
нннн
нннн
нннн
нннн
+ 10
нннн
нннн
нннн
нннн
+ 5
нннн
нннн
нннн
нннн
╜ 5
ннннннн
ннннннн
ннннннн
ннннннн
+ 10/ + 5
нннннннннн
нннннннннн
нннннннннн
нннннннннн
+ 10 to ╜ 5 = 15 Vp╜p
MOTOROLA CMOS LOGIC DATA
MC14051B MC14052B MC14053B
8
OUTLINE DIMENSIONS
P SUFFIX
PLASTIC DIP PACKAGE
CASE 648╜08
ISSUE R
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.
╜A╜
B
F
C
S
H
G
D
J
L
M
16 PL
SEATING
1
8
9
16
K
PLANE
╜T╜
M
A
M
0.25 (0.010)
T
DIM
MIN
MAX
MIN
MAX
MILLIMETERS
INCHES
A
0.740
0.770
18.80
19.55
B
0.250
0.270
6.35
6.85
C
0.145
0.175
3.69
4.44
D
0.015
0.021
0.39
0.53
F
0.040
0.70
1.02
1.77
G
0.100 BSC
2.54 BSC
H
0.050 BSC
1.27 BSC
J
0.008
0.015
0.21
0.38
K
0.110
0.130
2.80
3.30
L
0.295
0.305
7.50
7.74
M
0
10
0
10
S
0.020
0.040
0.51
1.01
_
_
_
_
L SUFFIX
CERAMIC DIP PACKAGE
CASE 620╜10
ISSUE V
NOTES:
1. DIMENSIONING AND TOLERANCING PER
ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEAD WHEN
FORMED PARALLEL.
4. DIMENSION F MAY NARROW TO 0.76 (0.030)
WHERE THE LEAD ENTERS THE CERAMIC
BODY.
╜A╜
╜B╜
╜T╜
F
E
G
N
K
C
SEATING
PLANE
16 PL
D
S
A
M
0.25 (0.010)
T
16 PL
J
S
B
M
0.25 (0.010)
T
M
L
DIM
MIN
MAX
MIN
MAX
MILLIMETERS
INCHES
A
0.750
0.785
19.05
19.93
B
0.240
0.295
6.10
7.49
C
╜╜╜
0.200
╜╜╜
5.08
D
0.015
0.020
0.39
0.50
E
0.050 BSC
1.27 BSC
F
0.055
0.065
1.40
1.65
G
0.100 BSC
2.54 BSC
H
0.008
0.015
0.21
0.38
K
0.125
0.170
3.18
4.31
L
0.300 BSC
7.62 BSC
M
0
15
0
15
N
0.020
0.040
0.51
1.01
_
_
_
_
16
9
1
8
MOTOROLA CMOS LOGIC DATA
9
MC14051B MC14052B MC14053B
OUTLINE DIMENSIONS
D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751B╜05
ISSUE J
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
1
8
16
9
SEATING
PLANE
F
J
M
R
X 45
_
G
8 PL
P
╜B╜
╜A╜
M
0.25 (0.010)
B
S
╜T╜
D
K
C
16 PL
S
B
M
0.25 (0.010)
A
S
T
DIM
MIN
MAX
MIN
MAX
INCHES
MILLIMETERS
A
9.80
10.00
0.386
0.393
B
3.80
4.00
0.150
0.157
C
1.35
1.75
0.054
0.068
D
0.35
0.49
0.014
0.019
F
0.40
1.25
0.016
0.049
G
1.27 BSC
0.050 BSC
J
0.19
0.25
0.008
0.009
K
0.10
0.25
0.004
0.009
M
0
7
0
7
P
5.80
6.20
0.229
0.244
R
0.25
0.50
0.010
0.019
_
_
_
_
How to reach us:
USA/EUROPE/Locations Not Listed
: Motorola Literature Distribution;
JAPAN: Nippon Motorola Ltd.; Tatsumi╜SPD╜JLDC, 6F Seibu╜Butsuryu╜Center,
P.O. Box 20912; Phoenix, Arizona 85036. 1╜800╜441╜2447 or 602╜303╜5454
3╜14╜2 Tatsumi Koto╜Ku, Tokyo 135, Japan. 03╜81╜3521╜8315
MFAX: RMFAX0@email.sps.mot.com ╜ TOUCHTONE 602╜244╜6609
ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
INTERNET: http://Design╜NET.com
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852╜26629298
Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding
the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit,
and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided
in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters,
including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent
rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant
into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a
situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application,
Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and
expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or
unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and
are registered
trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.
MC14051B/D
*MC14051B/D*